1
Exploration implicite et explicite
de l’espace d’états atteignables
de circuits logiques Esterel
12 décembre 2002
Yannis BRES
Directeur de thèse :
Gérard BERRY
